RISC-V® 调试器和跟踪器

概述

任何 RISC-V 内核在任何芯片

利用我们领先的开发工具，分析任何实施 RISC-V 指令集架构 (ISA) 的设计，从使用 RV32 的单个微控制器到使用 RV64 的大型多核应用处理器。

Using our TRACE32® tools you can debug and control any RISC-V core (along with all of the other cores) in any SoC via a single debug interface, all at the same time. TRACE32® tools support real-time on- and off-chip tracing for all major RISC-V trace systems.

从一开始，我们就是 RISC-V 基金会的战略成员，支持当今几乎所有采用 RISC-V ISA 的芯片。得益于与 RISC-V 处理器设计者和半导体制造商的长期紧密合作，我们从一开始就支持未来芯片的开发，确保您的投资面向未来。

支持的分区架构

RISC-V 32 位/64 位、AndesCore™ V5、SiFive® Core IP

调试要点

利用所有 RISC-V ISA 扩展的所有调试功能

By using our powerful debug modules you can apply our full debug feature set to any RISC-V core design including all ISA extensions like floating point, compressed instructions, vector arithmetic, atomic instructions, integer multiplication and even custom ISA extensions. Utilize full on-chip breakpoint support, run-time memory access, flash programming and benchmark counters. Everything is scriptable, which enables you to automate tests very easily.

进一步了解我们的调试系统

支持任何调试接口协议

通过传统 JTAG、紧凑型 JTAG（2 线）、Arm CoreSight SoC-400/600（SWD、APB、JTAG-AP、CTI）和 Tessent 调试接口（JTAG/USB 通信器、JPAM、交叉触发）进行调试。

支持所有 RISC-V ISA 扩展

使用我们的反汇编器和汇编器调试任何 RISC-V 内核设计的代码，包括所有批准的 ISA 扩展。为了支持定制的 RISC-V ISA 扩展，我们可以在工具链中扩展我们的反汇编器、汇编器和所有其他受影响的组件。

调试多架构 SoC 中的 RISC-V 内核

只需一个debug probe ，即可同时调试所有 RISC-V 内核和非 RISC-V 内核。我们支持对称 (SMP) 或非对称 (AMP) 多处理环境中的 RV32（32 位）和 RV64（64 位）RISC-V 内核，以及两者的混合。

调试整个软件栈

适用于许多流行的目标操作系统，如FreeRTOS™、Linux™、Zephyr OS™等。TRACE32® 操作系统感知调试可查询和显示所有操作系统对象，如线程、消息队列等。

您想使用哪个 RISC-V 内核？
查看我们的预定义解决方案目录，找到适合您项目的理想工具集。

查找您的芯片

跟踪功能

在每个 RISC-V 上捕捉您的核心操作芯片

Stop mode debugging can be a powerful tool but tracing is even better. Our trace solutions for RISC-V support both on-chip trace for various technologies as well as the much more powerful off-chip trace, which can save the trace data inside the target memory or emit it to one of our PowerTrace tools.

进一步了解我们的跟踪系统

支持两种重要的 RISC-V 跟踪源

我们的TRACE32 工具支持 SiFive Nexus 专有的跟踪编码器和 Tessent 专有的跟踪编码器。在这两种情况下，当跟踪 IP 集成到Arm CoreSight 跟踪基础架构时，也会得到支持。

Wide Support of RISC-V Off- and On-Chip-Trace

Our TRACE32 tools support all major parallel and serial off-chip-trace interfaces which are implemented in RISC-V chips. They include RISC-V PIB, Arm TPIU, AURORA and Tessent USB. Furthermore TRACE32 supports many on-chip-trace technologies, which are implemented in RISC-V chips, as well. These include Arm CoreSight (ETF, ETB, ETR), Tessent SMB and SiFive SRAM/SBA.

分析多个磁芯之间的相互作用

我们的跟踪解决方案支持多核跟踪，以记录和分析内核之间的动态交互。对于混合架构 SoC，我们支持 CoreSight Trace Formatter 等协议，以同时跟踪 RISC-V 和非 RISC-V 内核。

获取详细的运行时信息

我们的跟踪解决方案可以记录 SoCs 跟踪 IP 提供的完整程序流程。根据记录的数据，我们的工具可为您提供详细的时序和代码覆盖测量。这与我们的 PowerTrace 模块的深度内存配合使用效果最佳。

您想使用哪个 RISC-V 内核？
查看我们的预定义解决方案目录，找到适合您项目的理想工具集。

查找您的芯片

虚拟原型

在您的硅之前做好准备

在 SoC 准备就绪之前，在定制 SoC 中测试 RISC-V 代码。测试您的 SoC 需要大量时间，但TRACE32 允许您在虚拟原型和模拟器上开始软件开发，使用的图形用户界面和工具集与您以后在真正的芯片上使用的相同。在某种程度上，您也可以在开始编译之前验证单个 SoC 的调试接口。

在 SystemC 模型中集成 GDB 和调试代码

Integrate the GNU Debugger, GDB, with fast cycle accurate SystemC models of processors and systems-on-chip (SoC) for early software development, testing and performance analysis before silicon is available.

在虚拟平台上调试多个 RISC-V 内核

通过多核调试 (MCD) API 连接 TRACE32®PowerView ，以调试全处理器模型中的代码。使用任何支持 MCD 的虚拟原型平台，例如 Synopsys Virtualizer。

使用集成指令集进行单元测试Simulator

TRACE32®PowerView 提供内置 RISC-V 指令集simulator ，非常适合模块和回归测试。

执行硅前验证

使用仿真的 Verilog 或 VHDL 网表，在出厂前验证 SoC（包括调试机制）。Lauterbach Generic Transactor Library (GTL) 允许您在 JTAG 层面执行硅前调试。

工具链支持

支持 RISC-V 的第三方工具

Compiler (1)

产品

公司

语言

海湾合作委员会

GNUCompiler Collection

C、C++、GCC

模拟器、仿真器和虚拟目标 (4)

产品

公司

GDB

希佩尔西姆

ABIX GmbH

Tessent 嵌入式分析 - 前 UltraSoc

西门子公司

VIRTUALIZER 和 VDK

Synopsys, Inc

TRACE32 支持的所有架构都具有以下功能。如果此处未列出您的设备或工具，请与我们联系；支持通常已经在路上。

Host 操作系统

我们的调试软件可在所有主流操作系统上运行。

查看全部

Flash 设备

我们支持对各种闪存设备进行编程。NOR、NAND、SPI、QSPI、EMMC 等。

查看全部

第三方集成

通过集成，您可以轻松地将TRACE32 与其他工具结合使用。

查看全部

RISC-V® 调试器和跟踪器