LPC11E67JBD100 的解决方案

概述

通过校准工具进行调试 (XCP)

Core Cortex-M0+ 的基本配置

技术细节

支持的API 通用测量和校准协议(XCP)
内容 包括PowerView 软件、front-end license、XCP backend-license和 1 年软件维保
Licenses Options An optional trace license for decoding onchip traces is available.
Limitations The Cortex® cores and all cores accessible via CoreSight should be debuggable via XCP. However, it is possible that not all sub-cores of an SoC can be debugged via XCP.
Compatibility Please check if the vendor of your 'ECU Interface for Measurement and Calibration' also supports debugging your chip.

将自定义解决方案添加到购物车前进行配置

我们的TRACE32 工具非常灵活,您可以根据自己的需要配置个性化解决方案。根据您的芯片 ,这可能涉及调试或跟踪 SoC 中的多个异构内核,或者您可能需要用于不同引脚布局目标的转换器。

配置器会显示所有可用功能和选项。在将定制解决方案添加到购物车之前,请选择您需要的所有功能。

解决方案配置器

预期配置

您想获得报价吗? 将所需配置添加到购物车,然后将您的请求发送给我们的销售团队。