劳特巴赫支持 Arm® CoreSight 线缆协议

Hoehenkirchen, Germany—April 10, 2024 — With support for Ambarella's CV3 family, a high-end SoC for autonomous driving up to Level 4, Lauterbach introduces the first debug and trace solution for Arm's CoreSight Wire Protocol (CSWP). It uses existing functional interfaces such as USB, Ethernet, or PCIe, as an alternative to using the traditional JTAG and Serial Wire Debug interfaces.

使用 Ambarella CV3 SoC 的客户现在可以使用 CSWP 协议通过芯片' USB 3 接口运行劳特巴赫的 TRACE32®PowerView 调试和跟踪软件，CSWP 是一种标准化的传输协议，与物理链路无关。通过采用 Arms CoreSight SoC-600 IP，SoC 可以利用调试内存空间访问标准和增强型嵌入式跟踪路由器 (ETR)，该路由器支持高带宽流跟踪模式，可用于跨功能接口卸载跟踪数据。 

劳特巴赫的 TRACE32® 允许开发人员通过 USB 3 接口和 CSWP 调试和跟踪所有内核。通过同步断点和运行时控制，他们可以控制整个系统。CV3 SoC 与劳特巴赫PowerView 软件之间的通信由芯片 上的 Arm® Cortex™-M3 CPU 控制，该 CPU 运行 USB 栈和 CSWP 服务器。 

“As a technology leader in development tools for embedded systems, it was natural for us to support CSWP debugging from the very beginning.” says Norbert Weiss, Managing Director of Lauterbach GmbH. “Ambarella's CV3 SoC family has all the chip-side prerequisites to enable customers to use our leading-edge debug and trace features without restrictions.”

Ambarella 符合 ASIL D 标准的 CV3 域控制器片上系统芯片 (SoC) 在单个 SoC 中为 NN 计算、多达 16 个 Arm® Cortex®-A78AE CPU 和一个汽车 GPU 提供业界领先的每瓦 AI 性能。CV3 采用先进的 5 纳米工艺技术制造，是实现 L2+ 至 L4 车辆自动驾驶、单摄像头和多摄像头 ADAS、DMS 和车内解决方案、带 BSD 的单通道和多通道电子后视镜以及智能停车辅助系统的理想平台。 

劳特巴赫将在嵌入式世界展的 4-210 号展台演示通过 CSWP 调试 CV3 SoC 的实际操作。 点击此处.

有关 TRACE32® USB 调试的更多详情，请点击此处： https://www.lauterbach.com/products/software/debugging-via-usb